ESD(静電気破壊)保護設計・コンサル
ESD【静電気放電】保護設計・コンサル
半導体デバイスの急速な高速化、低消費電力化への開発において採用されてきた先端デバイス構造は静電気に非常に脆弱な構造です。静電気放電(ESD: Electro-Static-Discharge)によって損傷および誤動作発生などの影響をうけます。素子の微細化に伴い、ESD保護耐圧の確保は益々難しくなっており、最適なESD保護回路および素子の開発に関心が高まっています。OKIエンジニアリング独自の新たなESD(静電気放電)コンサルをご提供いたします。
ESD試験/ラッチアップ(Latch-up)試験/静電気イミュニティ試験
電子デバイス、電子機器におけるESD損傷、誤動作耐性の各種公的標準に基づく試験(JEITA、JEDEC、IEC等)を、IECQ独立試験所の受託試験として実施いたします。さらに08年7月よりFICDM試験装置を導入することにより、各種CDM試験サービスも提供いたします。
組立工程のESD(静電気放電)対策
電子部品組立工程内故障品の解析からESD(静電気放電)破壊と推定されたとき、再現実験、工程内ESD調査を実施させていただき、ESD(静電気放電)破壊防止ソリューションを提案いたします。
- 組立工程のESD対策
- 工程静電気対策支援サービスのご紹介(PDFファイル 554KB)

閲覧されたい方は下記の『お問い合わせ』から工程静電気対策支援サービスのご紹介閲覧希望と記載してお申込みください。
ESD保護設計コンサル
半導体デバイス設計において、ESD保護設計に必要な御使用プロセスのESDパラメータ抽出、各端子特性に合致した最適ESD保護回路および製品ESD保護設計支援などをご提供いたします。TDR-TLP測定方法を利用した、OKIエンジニアリング独自のESD保護設計手法を用いて実施いたします。他に、Latch-up保護設計支援、IO設計ガイドライン作成、コンサル等もご要望に応じさせていただいております。
ESD関連試験共通サービス
お客様のニーズにあわせたESD関連試験共通サービスを用意しています。