ESD試験・TLP測定

お客様から「JEDEC規格のESD試験結果が欲しい」とか、「車載品のラッチアップ試験の実力評価を実施して欲しい」などの要求で、戸惑った経験はありませんか？OKIエンジニアリングでは、半導体デバイスに要求されるESD（静電破壊）試験とラッチアップ試験を提供しております。国内外の試験規格に精通した担当者が、お客様の製品に適用すべき最適な試験プランのご相談を承ります。

ESD試験／ラッチアップ（Latch-up）試験／静電気イミュニティ試験

電子デバイス、電子機器におけるESD損傷､誤動作耐性の各種公的標準に基づく試験（JEITA、JEDEC、IEC等）を、IECQ独立試験所の受託試験として実施いたします。FICDM試験装置により、各種CDM試験サービスも提供いたします。

組立工程のESD（静電気放電）対策

電子部品組立工程内故障品の解析からESD（静電気放電）破壊と推定されたとき、再現実験、工程内ESD調査を実施させていただき、ESD（静電気放電）破壊防止ソリューションを提案いたします。

組立工程のESD対策

工程静電気対策支援サービス

当社の工程静電気対策支援サービス例をご希望の方は、下記、コンテンツ名をクリックすると入力フォームが開きますので、必要事項をご記入いただくとダウンロードいただけます。

工程静電気対策支援サービスの詳細ダウンロードはこちら

ESD保護設計

半導体デバイスの急速な高速化、低消費電力化への開発において採用されてきた先端デバイス構造は、静電気に非常に脆弱な構造です。静電気放電（ESD: Electro-Static-Discharge）によって損傷および誤動作発生などの影響を受けます。素子の微細化に伴い、ESD保護耐圧の確保は益々難しくなっており、最適なESD保護回路および素子の開発に関心が高まっています。OKIエンジニアリング独自の新たなESD（静電気放電）技術サポートをご提供いたします。