CEATEC JAPAN 2008
9月30日（火）～10月4日（土）、幕張メッセにて開催された、『CEATEC JAPAN 2008（シーテック ジャパン 2008）』に出展しました。下記にパネルのPDFファイルを公開いたします。
信頼性ESD設計・良品構造解析
-
【パネルPDFはこちらから】
組立工程の半導体静電気障害対策
（PDFファイル 168KB）
-
【パネルPDFはこちらから】
ESD耐性試験・ESD保護設計
（PDFファイル 168KB） -
【パネルPDFはこちらから】
良品構造解析を利用した品質評価
（PDFファイル 321KB）
デバイスの特性評価（LSI開発サポート）
-
【パネルPDFはこちらから】
ウエハレベルのLSI信頼性評価
（PDFファイル 201KB） -
【パネルPDFはこちらから】
半導体デバイスのスクリーニング
（PDFファイル 186KB）
信頼性評価・特殊環境試験、EMC試験
-
【パネルPDFはこちらから】
特殊環境試験
（PDFファイル 228KB） -
【パネルPDFはこちらから】
EMC試験・総合ソリューション
（PDFファイル 200KB）
- PDFの閲覧にはAdobe Readerが必要です。Adobe社のサイトからダウンロードしてください。
